全国大学生嵌入式芯片与系统设计竞赛'2026

FPGA 创新设计赛道选题指南

（AMD）

目录

目录 2
一、公司介绍 1
二、竞赛技术平台 2
2.1 AMD PYNQ-Z2 板（PYNQ-Z2 BOARD） 2
2.2 AMD KRIA KR260 ROBOTICS STARTER KIT 2
2.3 SEA 板卡（SEEED SPARTAN EDGE ACCELERATOR BOARD） 3
2.4 AMD RYZEN AI PC 3
2.5 AMD RADEON PRO W7900 与 RADEON AI PRO R9700 4
三、选题方向 5
3.1 RTL/HLS 本地智能体设计赛道 6
3.1.1 赛道简介 6
3.1.2 设计任务 6
3.1.3 设计与优化要求 7
3.1.4 优化目标 8
3.1.5 提交内容 8
3.1.6 赛程安排 9
3.2 具身智能赛道 10
3.2.1 赛道简介 10
3.2.2 设计任务 10
3.2.3 设计与优化要求 12
3.2.4 优化目标与量化指标 13
3.2.5 提交内容 14
3.2.6 赛程安排 17
3.2.7 参考资源 17
3.3 自主选题赛道（分初级组与高级组） 19
3.3.1 赛道简介 19
3.3.2 设计任务 19
3.3.3 设计与优化要求 20
3.3.4 优化目标 20
3.3.5 提交内容 21
3.3.6 赛程安排 22
3.3.7 参考资源 22

四、开发板获取途径 23
4.1 FPGA 板卡 23
4.2 RYZEN AI PC 支持申请（具身智能赛道） 23
4.3 GPU 云资源（RTL/HLS 本地智能体设计赛道） 23
五、技术支持与技术资源 24
常见问题 FAQ 24
培训与交流 24
技术问题咨询: 24
AMD 赛道竞赛问题咨询 24
六、其它 25

一、公司介绍

超威半导体公司（AMD，Advanced Micro Devices, Inc.）成立于 1969 年，总部位于美国加州圣克拉拉，是全球领先的半导体设计企业之一。公司专注于高性能计算、图形和可视化技术，产品涵盖桌面与服务器处理器、GPU 显卡、加速计算平台等领域。凭借锐龙（Ryzen）、霄龙（EPYC）和镭龙（Radeon）等产品线，AMD 在数据中心、高性能计算和个人 PC 市场持续扩大影响力。近年来，随着人工智能、大数据和云计算的发展，AMD 不断加强在异构计算和高能效架构上的布局，成为全球芯片产业重要力量。

在 FPGA 与 SoC 领域，AMD 于 2022 年完成对赛灵思（Xilinx）的收购，进一步扩展了自身的产品组合。AMD FPGA 和自适应 SoC 广泛应用于数据中心、5G 通信、汽车电子、工业控制等场景，能够满足灵活性和高性能并存的需求。其 Versal 自适应 SoC 系列将 AI 引擎、可编程逻辑与高效处理器结合，为智能边缘和高性能计算任务提供卓越支持；Alveo 加速卡则面向数据中心和云应用，助力低延迟高吞吐的加速计算。通过整合 CPU、GPU 与 FPGA 的异构计算生态，AMD 正推动从云到端的智能化应用发展，为新一代计算平台奠定基础。


二、竞赛技术平台

本届竞赛涉及的硬件平台如下。各赛道对平台的具体要求见第三节所属赛道的说明。

2.1 AMD PYNQ-Z2 板（PYNQ-Z2 Board）

PYNQ-Z2 是一款基于 Zynq-7000 SoC 的开发板，定位于教育与初学者平台，支持通过 Python 和 Jupyter Notebook 控制 FPGA 与处理器资源。

- 器件为 Zynq-7000 XC7Z020，双 ARM Cortex-A9 处理器与可编程逻辑，可实现硬件加速与嵌入式系统开发。
- 利用 PYNQ 框架，开发者可使用 Python API 调用硬件逻辑（Overlay），无需深入硬件设计。
- 接口丰富：HDMI 输入/输出、以太网、USB、音频接口、Arduino 与 Raspberry Pi 扩展接口、Pmod 接口、LED 与按键等。
- 适合计算机视觉、信号处理、硬件教学、嵌入式实验等应用。
- 通常通过 micro-SD 卡启动，支持使用 Jupyter Notebook 进行远程控制和开发。
- 参考链接：https://pynq.readthedocs.io/en/latest/index.html



2.2 AMD Kria KR260 Robotics Starter Kit

KR260 是 Kria 系列中面向机器人与工业应用的开发套件，由 K26 SOM 与机器人载板组成，定位于高速视觉与实时数据传输。

- 基于 Zynq UltraScale+ MPSoC 架构的 K26 SOM，搭配 4GB DDR4 内存与主动散热方案。
- 网络接口：4 路 RJ45 千兆以太网，另有 SFP+ 笼可支持 10G Ethernet 高带宽视觉数据。
- 扩展接口：Raspberry Pi HAT 排针、4 个 Pmod 连接器、USB 3.0，以及面向高分辨率传感器的 SLVS-EC 接口。
- 原生支持 ROS 2 与 Kria Robotics Stack（KRS），也可使用 Vivado / Vitis 原生流程或

Kria-PYNQ。

- 适合机器人视觉、工业检测、高清巡检等高带宽实时场景。
- 参考链接：https://www.amd.com/en/products/system-on-modules/kria/k26/kr260-robotics-starter-kit.html
- 用户指南 UG1092：https://docs.amd.com/r/en-US/ug1092-kr260-starter-kit

2.3 SEA 板卡（Seeed Spartan Edge Accelerator Board）

SEA 板卡是 Seeed Studio 出品的 Arduino 扩展板形态 FPGA 板卡，定位于 IO 扩展与执行控制。

- 器件为 Spartan-7 XC7S15，12,800 个逻辑单元、2,000 个 slice、360 KB 片上 RAM。
- 板载 Espressif ESP32-D0WDQ6，提供 Wi-Fi 802.11 b/g/n 与 BLE 4.1 连接能力。
- 形态为 Arduino Shield 兼容（32-pin 排针），可直接叠装于 Arduino 主板之上。
- 视频与存储：Mini HDMI 输出、CSI/MIPI 摄像头接口（支持树莓派 Camera V1，OV5640）、Micro SD/TF 卡槽。
- 扩展与板载器件：10-pin FPGA GPIO 排针、2 个 Grove 接口（I2C 与 D2/D3）、8-bit ADC 与 DAC、六轴加速度计与陀螺仪 LSM6DS3TR、2 个单色 LED 与 2 个 RGB LED、Boot / Reset / User 按键。
- 供电方式：USB Type-C、VIN（8–17 V）或 Arduino 侧 micro USB。
- **电平注意事项**：SEA 扩展板的 IO 电平为 5 V，而 FPGA 侧 IO 为 3.3 V，因此只能与 5 V 电平的 Arduino 主板（如 Arduino UNO）配合使用。
- 参考链接：https://wiki.seeedstudio.com/Spartan-Edge-Accelerator-Board/



2.4 AMD Ryzen AI PC

具身智能赛道要求以 AMD AI PC 作为上位机，承担端侧 AI 推理、任务决策、人机交互与系统调度，型号不限。赛事方可提供借用的机型为 AMD Ryzen AI Max+ 395 与 AMD Ryzen AI 9 HX 370。

- 集成 CPU、基于 RDNA 架构集成显卡 iGPU 与基于 XDNA 架构的 NPU，可在本地完成视觉、语音与多模态模型推理。
- 软件栈：ROCm 7.14.0 及以上版本；模型部署亦可参考 Ryzen AI Software 文档。

- ROCm 安装说明：https://rocm.docs.amd.com/en/latest/install/rocm.html
- ROCm 兼容性矩阵：https://rocm.docs.amd.com/en/latest/compatibility/compatibility-matrix.html
- Ryzen AI Software 文档：https://ryzenai.docs.amd.com/en/latest/
- AMD Ryzen AI PC 所有产品型号：https://www.amd.com/en/products/processors/consumer/ryzen-ai.html#specs

2.5 AMD Radeon PRO W7900 与 Radeon AI PRO R9700

RTL/HLS 本地智能体设计赛道使用 AMD 显卡作为本地模型的运行平台，验证窗口与决赛环境的配置见 3.1.3.1。

- **AMD Radeon PRO W7900**：48 GB 显存，RDNA 3 架构（gfx1100），用于验证窗口的云资源。
- **AMD Radeon AI PRO R9700**：32 GB 显存，RDNA 4 架构（gfx1201），用于决赛部署验证。

三、选题方向

本届 FPGA 创新设计大赛 AMD 赛道共设三个赛道：RTL/HLS 本地智能体设计赛道、具身智能赛道、自主选题赛道。三个赛道均为自主选题，其中自主选题赛道按学历分为初级组与高级组，其余两个赛道不限本科生与研究生。各赛道对平台、提交格式与考察重点的要求不同，请仔细阅读以下内容后选择投递方向。

赛道	参赛资格	核心考察	主要平台
3.1 RTL/HLS 本地智能体设计赛道	不限	本地模型与智能体在硬件设计任务上的通过率与增益	AMD Radeon 显卡 + Vivado / Vitis
3.2 具身智能赛道	不限	端侧 AI 与 FPGA/Zynq 协同的物理任务闭环	任意 AMD Ryzen AI PC + 任意 AMD FPGA / Zynq / Versal
3.3 自主选题赛道（初级组）	大学一年级至三年级在读本科生	基本 FPGA 设计能力与作品完整度	可使用 AMD 7 Series FPGA、Zynq-7000 SoC、UltraScale 或 UltraScale+ 系列器件。
3.3 自主选题赛道（高级组）	大学四年级本科生及在读硕士生	软硬件协同与器件整体性能的发挥	可使用任意 AMD FPGA、Zynq Adaptive SoC 或 Versal Adaptive SoC 器件，不设逻辑资源限制。

3.1 RTL/HLS 本地智能体设计赛道

3.1.1 赛道简介

近年来，大模型生成硬件代码的能力有所提升。现有公开评测结果主要反映模型在特定数据集和评价指标下的表现，与实际工程交付所要求的功能正确性、可综合性及约束收敛能力并不完全等同。除代码语言与语法能力外，工具反馈的利用方式、失败诊断与重试策略，以及模型外部领域知识的组织方式，也可能影响方案的工程表现。

模型参数量是影响结果的因素之一，但并非唯一因素。已有部分研究和评测表明，经过硬件领域专项训练或适配的较小模型，在特定任务上可能达到与更大规模通用模型相近或更好的表现。因此，在硬件设计任务中，除参数规模外，模型选择、知识组织与智能体设计也值得综合考虑。

基于上述背景，本赛道重点考察：**在一张消费级或工作站级 GPU 的算力与显存约束内，使用可本地部署的开源模型，并结合自行设计的智能体、领域知识以及 AMD Vivado / Vitis 工具链的编译、仿真、运行与综合反馈，能够在多大程度上提高硬件设计任务的通过率，以及由此产生的时间和计算成本。**

3.1.2 设计任务

参赛队伍提交一套可在指定环境中运行的完整方案，使其在给定的硬件设计题集上尽可能多地产出功能正确的代码。

方案须包含

组成	内容
模型	可本地部署的开源权重，须声明来源与版本
推理栈	推理后端及其服务配置
智能体	控制流、重试策略、上下文管理、工具编排
技能包	提示词模板、校验脚本、踩坑清单等领域知识的组织
基线入口	绕过智能体与技能包的单次直接生成脚本，供赛事方计量增益项

提交物为一个基于官方基础镜像构建的容器，该容器在断网沙箱中运行，自行完成从读题到产出代码的全过程。

两个 track

Track	目标语言
RTL	Verilog / SystemVerilog
HLS	Vitis HLS C++

两个 track 独立排名、独立评奖，**推荐参赛队伍只选其一**；若两个都做，则在两个榜单上分别计分，最终排名取其中较高的一个。

数据集

开发阶段建议以下列公开数据集进行自测，并将实测结果写入设计报告：

数据集	适用 Track	地址
VerilogEval v2	RTL	https://github.com/NVlabs/verilog-eval（`dataset_spec-to-rtl`）
HLS-Eval	HLS	https://github.com/sharc-lab/HLS-Eval

参赛队伍亦可自行补充其他数据集，其结果一并写入报告。

评测阶段。 赛事方另备一套**评测题集**，赛前不公开，于评测窗口分发给决赛入围队伍。

题集赛前不公开，方案在其上的表现构成泛化能力的真值。窗口内不得修改方案代码、技能包或模型权重，提交材料的哈希须与作品提交阶段的方案包一致；赛事方以队伍提交的容器与脚本抽查复现。评测题集的题量与构成于赛前公告。

判定口径

两个 track 均采用分级判定，逐级递进，只有通过前一级才进入下一级。**全部判定在 AMD Vivado / Vitis 2025.2 工具链上完成。**

```
RTL：可编译 → 仿真通过 → 可综合
HLS：可解析 → 可编译 → 可运行（通过全部测试用例） → 可综合
```

RTL 级别	判定方式
可编译	`xvlog` 分析与 `xelab` 详细描述通过
仿真通过	`xsim` 运行参考测试台，与参考实现逐拍比对无差异
可综合	在 `xczu3eg-sbva484-1-e` 上 `synth_design` 产出网表且无 ERROR

目标器件统一为 `xczu3eg-sbva484-1-e`，时钟约束 5 ns，RTL 与 HLS 两个 track 使用同一器件。 HLS 侧四级全部由 Vitis HLS 完成，两个 track 均同时报告 pass@1 与 pass@5。

3.1.3 设计与优化要求

3.1.3.1 测试环境

开发阶段不限平台。 参赛队伍可使用任何可获取的算力完成开发与迭代，赛事方不作限制也不提供配额。

验证阶段提供 ROCm 验证平台，供队伍确认方案可在赛事方环境中运行，建议尽早完成一次跑通验证。

- **模型须能在单张 32 GB 卡上完整容纳，不允许跨卡。** 不设参数量上限，改以显存为约束。**参数量与显存占用并不等价**，作为参照：32B 级模型须经 4-bit 量化方可容纳（约 18 GB），FP16 下约需 64 GB 而装不下；7B 级模型可直接使用 FP16（约 14 GB）。
- **上下文长度不作统一约束**，由参赛队伍自定，但须在 `MODEL.md` 与设计报告中如实声明。
- 云资源经 AMD 中国开发者平台申请，配额另行公告。本赛道具体的验证窗口和测评窗口时间点将另行公告。
- 已自行具备 ROCm 环境的队伍可不使用赛事方云资源，但仍须提交可在赛事方环

境中重建的容器与脚本。

3.1.3.2 固定与开放的部分

	内容
赛事方固定	基础镜像与 EDA 工具链（**只提供 Vivado / Vitis，不含第三方工具**）、题集与评分器、显存与时间预算
队伍自主	模型选择与量化、推理后端与服务参数、**上下文长度与单次输出上限**、智能体全部设计、技能包与提示词、是否微调

3.1.3.3 微调与专用模型

允许微调，微调后的权重须开源并在提交物中声明，赛事方不提供训练算力；亦允许直接使用已有的硬件专用开源模型，但须在 `MODEL.md` 中声明其来源与版本。

3.1.4 优化目标

- 提高评测题集上分级判定的通过率，尤其是「可综合」这一末级
- 缩小 pass@1 与 pass@5 的差值，即提升方案稳定性
- 提升相对同模型裸跑基线的增益幅度
- 降低单题与总墙钟时间
- 将失败诊断经验提炼为他人可复用的技能包

3.1.5 提交内容

3.1.5.1 方案包 (参考)

```
<team_name>-agent/
├── Dockerfile              # 基于官方基础镜像构建
├── model/
│   └── MODEL.md            # 模型来源、版本、量化方式、显存占用、上下文配置
├── agent/                  # 智能体源码
├── skill/                  # 技能包
├── serve/                  # 推理服务配置与启动脚本
├── run.sh                  # 单题入口：读题 → 产出代码
├── run_baseline.sh         # 基线入口：同一推理服务，绕过智能体与技能包
└── REPORT.md               # 设计报告
```

3.1.5.2 基线入口

`run_baseline.sh` 与 `run.sh` 使用同一推理服务与同一上下文配置，但绕过智能体与技能包，提示词仅含题目本身，单次生成、不重试、不调用工具。其结果作为增益项的基线，须与 `run.sh` 在同一次运行中产出。

3.1.5.3 模型声明

`MODEL.md` 中须写明模型来源（仓库地址与版本号，或权重文件的校验和）、量化方式、实测显存占用与上下文配置，若经微调，须补充基座模型、微调方式、训练数据来源与微调权重的开源地址。

3.1.5.4 设计报告

- 方案总体架构与设计依据
- 模型选择的理由，包括曾评估过并放弃的候选及原因
- 智能体设计：控制流、重试与回退策略、上下文管理方式
- 技能包的提炼过程：从哪些失败中总结、如何验证有效
- 在所选数据集上的实测结果
- **失败分析**：哪一类题目仍然做不出来，原因是什么
- 复现说明

3.1.5.5 评测指标与权重

评测项	权重
能力：题集加权通过率	30
增益：相对同模型裸跑基线的提升	40
代价：墙钟效率	10
智能体与技能包的工程质量	20
合计	100

注：提交内容的方案包，评分公式、判定阈值与各项预算的具体数值以后续分享的本赛道《评分细则》为准。

3.1.6 赛程安排

报名提交等各节点均以大赛官方公布为准，见 http://www.fpgachina.cn/。

开发阶段不限平台，队伍可自备算力。**验证阶段将**开放赛事方云资源，可供队伍在 ROCm 上验证方案可运行并产出自测数据，具体时间点后续公告。

3.2 具身智能赛道

3.2.1 赛道简介

具身智能系统需要在真实环境中完成感知、决策和执行。在机器人、智能制造、工业控制和边缘视觉等应用中，端侧 AI 负责判断，高速传感和实时控制负责把判断转成设备动作。这条链路的难点不在任何单一环节，而在于闭环：模型再准，若判断到动作之间的延迟不可控、抖动不可测，系统在物理世界中依然不可用。

本赛道要求参赛队伍使用 AMD Ryzen AI PC 与 FPGA/Zynq 搭建异构协同的具身智能系统。AI PC 负责端侧感知与决策，FPGA/Zynq 负责实时控制和物理接口，两者共同完成一项真实的物理任务。

系统分工如下：

角色	职责
Ryzen AI PC	端侧 AI 推理、任务规划、人机交互、上层决策与系统调度
AMD FPGA / Zynq 板卡	高速传感接入、实时处理、IO 扩展、运动控制、安全逻辑或低延迟数据桥接
两端协同	通信、数据流、时间同步与控制闭环，共同完成感知—理解—决策—控制—执行
可复用 Skill / Workflow	将部署、硬件调用、模型推理、控制接口与调试方法封装为可迁移的能力（加分项）

3.2.2 设计任务

参赛队伍自主选择应用场景，完成一套由 Ryzen AI PC 与 FPGA/Zynq 协同实现的具身智能系统，并至少完成一项真实物理任务。

3.2.2.1 核心命题

作品必须使用 AMD AI PC 作为上位机，运行端侧 AI 推理、任务决策、人机交互或系统调度。系统还必须包含 FPGA/Zynq 设计，用于高速传感接入、实时数据处理、IO 扩展、运动控制、安全逻辑或低延迟桥接。FPGA/Zynq 不能只用作普通 USB、串口或 GPIO 转接板。 队伍须说明其硬件功能和设计方法，并用演示或测试数据说明实际作用。机械结构可以简化，但 AI 决策到物理执行的闭环必须完整。

3.2.2.2 选题方向

选题可以是以下方向之一，也可自行提出：

- 智能移动机器人导航与避障
- 视觉识别与自动分拣
- AI 机械臂抓取与控制
- 高清视觉检测与实时执行
- 多传感器融合与运动控制
- 人机交互驱动的智能执行系统
- 工业场景下的安全监测与实时控制

3.2.2.3 必须完成的技术链路

（1）AI PC 端。 AI PC 负责以下一项或多项功能：

- 本地 AI 推理
- 图像、语音、传感器或多模态信息理解
- 任务决策与路径规划
- 上位机控制界面
- 与 FPGA/Zynq 通信
- 系统状态监控与日志记录
- 策略模型运行

队伍需要说明端侧运行带来的具体收益，如降低延迟、数据本地处理、离线运行，或与物理控制系统实时协同。

（2）实时控制与数据预处理。 FPGA/Zynq 必须承担至少一项以下功能：

- 实时 IO 控制
- 电机、舵机或步进电机控制
- 高清摄像头或高速传感器数据接入
- 10G Ethernet 高速数据传输
- AI PC 与底层设备之间的实时桥接
- 图像预处理或数据流加速
- 多传感器同步采集和融合
- 低延迟安全保护逻辑
- 自定义 RTL/HLS 模块、AXI 外设、Block Design 或 PYNQ Overlay

FPGA/Zynq 端必须包含明确的硬件逻辑或系统设计，队伍须说明其实现，并现场演示或提供测试结果。评测将关注它在实时处理、并行计算、低延迟、高带宽、接口扩展或可靠控制中的实际作用。

（3）两端协同。 必须给出 AI PC 与 FPGA/Zynq 的通信方式、数据流与时间同步方案，并说明通信异常时的处理策略。简单地把两套设备连起来不视为协同。

3.2.2.4 平台选择

平台不作限定。 上位机可使用任意 AMD Ryzen AI PC，FPGA 侧可使用任意 AMD FPGA、Zynq 或 Versal 板卡，队伍按选题需要自行选择，并在提交物中声明具体型号。

赛事方可提供借用的型号为 Ryzen AI Max+ 395 / Ryzen AI 9 HX 370 整机，以及 KR260、PYNQ-Z2 与 SEA（Spartan Edge Accelerator）板卡，规格与接口见第二节《竞赛技术平台》，申请方式见 3.2.3.2。这三款板卡在本赛道的适用方向为：

平台	适合方向
KR260	高速视觉与实时传输：10G Ethernet 高速数据通道、高清摄像头接入、多路视频或高带宽传感数据、FPGA 侧图像预处理、AI PC 与板卡间高速流式传输；机器人视觉、工业检测、高清巡检
PYNQ-Z2	Python 一体化控制与快速原型：Python 一体化 AI 识别与舵机/电机控制、基于 Overlay

	的传感器采集与智能执行、桌面级具身智能原型系统
SEA 板卡	IO 扩展与执行控制：多传感器融合与执行器联动、智能工位或自动化控制演示、基于 AI 决策的安全监测与实时控制

使用 PYNQ 框架时，AI PC 端可通过 Python 运行 AI 模型并生成控制指令，再由板卡的 Python 环境调用 FPGA Overlay，完成传感器采集、执行器控制或实时逻辑处理。**PYNQ 的 Python 环境只是统一调用接口，不能替代 FPGA/Zynq 设计**，作品仍须包含 FPGA Overlay、Zynq PL/PS 协同设计或硬件逻辑。

3.2.2.5 Skill 与 Agentic Robotics 扩展（加分项）

完成系统演示后，队伍还可开发用于部署和 Agentic Robotics 的 Skill、工具脚本或标准化工作流。

这里的 Skill 是可复用的能力封装，可供开发者或智能体调用，例如：

- AI PC 端模型部署、启动和推理调用
- AI PC 与 FPGA/Zynq 的通信初始化和状态检查
- KR260 高清视频流采集、10G Ethernet 传输或图像预处理调用
- PYNQ-Z2 Overlay 加载、IO 控制和传感器读取
- SEA 板卡执行器控制、安全状态机或故障恢复流程
- 机器人任务分解、动作调用、日志记录和调试流程

队伍可以说明 Skill 或工作流如何复用现有成果，例如把小车方案迁移到机械臂、将单摄像头扩展为多传感器，或把单一指令控制扩展为 Agentic Robotics 的任务规划和自主执行。

此项不影响参赛资格，在工程完成度、创新性和可扩展性中加分。

3.2.3 设计与优化要求

3.2.3.1 平台与器件限制

- 上位机必须为 **AMD RYZEN AI PC**，型号不限，须在提交物中声明整机型号、处理器型号、内存容量与驱动版本。
- AI PC 侧的软件栈须使用 **ROCm 7.14.0 及以上版本**，并在提交物中声明实际使用的版本。
- FPGA 侧可使用任意 **AMD FPGA、Zynq 或 Versal** 板卡，须在提交物中声明具体板卡与器件型号。
- 应选择自身可实际获取并完成板级验证的平台。作品须在真实硬件上跑通并提供实测输出，不接受纯仿真结果。

3.2.3.2 AI PC 支持申请

平台不限并不意味着队伍须自行采购。赛事方为本赛道提供有限数量的 Ryzen AI Max+ 395 / Ryzen AI 9 HX 370 整机借用支持，经中期申请报告评审后发放：

节点	时间	说明
中期申请报告提交	2026 年 10 月 9 日	队伍提交项目 proposal 与中期进展

评审与结果发布	2026 年 10 月 13 日	评选出 10 个优秀项目
机器发放	2026 年 10 月 13 日起	为入选的 10 个项目提供 Ryzen AI Max+ 395 或 Ryzen AI 9 HX 370 机器支持

未获得机器支持的队伍可使用自备的任意 AMD RYZEN AI PC 参赛，不影响评分。

FPGA 板卡方面，赛事方可提供 KR260、PYNQ-Z2 与 SEA 板卡的借用支持，申请方式另行公告；队伍亦可使用自备的任意 AMD FPGA、Zynq 或 Versal 板卡。

3.2.3.3 基本技术要求

1. 必须使用 AMD RYZEN AI PC 作为上位机，型号不限。
2. 必须包含基于 AMD 器件的 FPGA/Zynq 设计，并说明其在系统中的实际作用。
3. FPGA/Zynq 不能仅作为普通 USB、串口或 GPIO 转接板使用。
4. 必须给出 AI PC 与 FPGA/Zynq 的通信方式和数据流。
5. 必须提供系统架构图、数据流图和关键模块说明。
6. 鼓励使用 Python 打通 AI PC 与 PYNQ-Z2/KR260 的控制流程。
7. 鼓励使用 10G Ethernet、高清摄像头、多传感器、硬件加速或实时控制能力。
8. 鼓励将部署、调试、硬件调用或机器人任务流程封装为可复用 Skill、工具脚本或标准化工作流。

3.2.4 优化目标与量化指标

3.2.4.1 优化目标

- 提高任务闭环成功率，降低人工干预次数
- 压缩端到端响应延迟，尤其是 P95 / P99 与最大值，而非平均值
- 提高 FPGA/Zynq 在系统中的可量化贡献
- 降低控制周期抖动与截止期未命中率
- 在满足性能与时序的前提下合理使用片上资源
- 将部署、调试与硬件调用经验提炼为他人可复用的 Skill 或工作流

3.2.4.2 指标报告口径

每个技术评分项至少要有一项可复测数据。作品必须报告五类核心指标：任务闭环成功率、端到端响应延迟、AI 任务效果和推理性能、FPGA/Zynq 的量化贡献，以及 AI PC 与 FPGA/Zynq 的通信性能。再按场景补充**至少两项**指标，可从视觉、控制、吞吐、可靠性、功耗或复用中选择。

3.2.4.3 核心必报指标

指标	口径
任务闭环成功率	完整任务的成功次数除以有效测试总次数。测试前需定义成功、失败和人工干预，并说明测试次数
端到端响应延迟	从传感器产生数据或完成采集，到执行器产生实际物理响应的时间。需说明测量起点和

	终点，并报告 P50、P95、P99 和最大值，**不能只给平均值**
AI 任务效果与推理性能	按场景选用效果指标：分类用 Accuracy 或 Macro-F1，目标检测用 mAP@0.5:0.95，分割用 mIoU，导航报告到达率、碰撞率或路径效率。推理延迟原则上按单样本（batch=1）测量，分别列出预处理、模型推理、后处理和总感知延迟；持续性能可用 FPS、samples/s 或 tokens/s 表示
FPGA/Zynq 可量化贡献	报告 FPGA/Zynq 承担的功能在系统中的实测数据，如处理延迟、持续吞吐率、控制抖动、CPU 占用或系统功耗，并说明其功能为何不能由普通转接板或软件方案替代
AI PC 与 FPGA/Zynq 通信性能	按通信方式报告单向延迟或 RTT，并选择有效吞吐率、丢包率、错误率、重传率或指令超时率。单向延迟需说明时钟同步方法；高速通道报告持续有效吞吐率，**不以理论带宽代替实测结果**

3.2.4.4 场景专项指标（至少选报两项）

- **实时控制**：目标和实际控制周期、P99 抖动、截止期未命中率（Deadline Miss Rate）、跟踪均方根误差（RMSE）、超调量、调节时间和稳态误差
- **FPGA 数据处理**：输入到输出的处理延迟、像素率、帧率、持续吞吐率，以及目标时钟、时序收敛状态和最差负裕量（WNS）
- **FPGA 资源使用**：LUT、FF、BRAM、DSP 和片上存储使用率。资源使用率不是越高越好，应结合性能、时序和扩展余量判断设计是否合理
- **视觉与传感**：图像处理帧率、丢帧率、多传感器时间同步误差和数据完整率
- **系统可靠性**：连续稳定运行时间、异常次数、人工干预次数、故障恢复时间和安全状态触发成功率
- **功耗与能效**：空闲功耗、负载平均功耗、峰值功耗和单任务能耗。应说明测量范围是整机、AI PC、FPGA/Zynq 板卡还是外部执行机构
- **Skill 与工作流复用**：在干净环境中的部署成功率和部署时间，以及在第二种设备或应用场景中的复用结果

3.2.4.5 测试与证据要求

- 每项指标需注明具体硬件型号、模型及数值精度、输入规格、软件版本、FPGA 时钟频率、测试次数、测试时长和功耗模式
- 性能对比必须采用相同测试条件，并提供原始日志、测试脚本、逻辑分析仪或示波器结果等证据
- 延迟和抖动需报告分位数和最大值；吞吐与稳定性采用持续运行结果，不以瞬时峰值代替
- 不设统一的绝对性能门槛。评分结合任务难度、平台条件与设计目标综合判断

3.2.5 提交内容

所有材料一次性打包提交。下列清单为参考，队伍可根据作品实际情况增减，但须覆盖 3.2.4 要求的全部指标与证据。仓库内所有目录名与文件名须使用纯英文（小写字母、数字、下划线或连字符），不得出现中文、空格或特殊字符，以保证跨平台复现与脚本自动化。中文只出现在文件的正文内容中。

3.2.5.1 工程包

（1）系统层

- 系统架构图与数据流图，标明各计算单元、传感器、执行器与通信链路
- 关键模块说明，含 AI PC 与 FPGA/Zynq 的功能划分依据
- 接口定义：通信协议、报文格式或寄存器映射、数据类型与时序约定

（2）FPGA/Zynq 侧

- RTL / HLS 源码，或 Block Design 与 PYNQ Overlay 工程
- 可复现的构建脚本（Vivado tcl 或等效脚本），以及产出的 `.bit` / `.xsa` / `.hwh`
- 综合与实现报告：LUT / FF / BRAM / DSP 资源占用、时钟频率、时序收敛状态与 WNS
- 仿真或板级验证结果，说明硬件功能正确性是如何确认的

（3）AI PC 侧

- 模型来源与版本、数值精度或量化方式、推理后端及其配置
- 上位机应用与通信层源码
- 部署与启动脚本，以及依赖清单（环境可从零重建）

（4）硬件与外设

- 传感器、执行器、驱动板与机械结构清单
- 自制部分的图纸、BOM 或接线图
- 供电与接线说明，使他人可复原同一套物理装置

3.2.5.2 指标报告与原始证据

指标汇总表置于 `metrics/` 目录，采用下列表头，每行一项指标：

指标名称	类别	数值	单位	测量条件	测试次数 / 时长	证据文件
端到端响应延迟 P99	核心		ms	起点与终点、输入规格、时钟同步方法		`logs/latency_run1.csv`
任务闭环成功率	核心		%	成功、失败与人工干预的定义		`logs/task_trials.csv`
……						

「测量条件」一列须写明具体硬件型号、模型及数值精度、输入规格、软件版本、FPGA 时钟频率与功耗模式。

同时提交：

- 每项指标对应的原始日志与测试脚本，脚本须可在提交的环境中重跑
- 延迟与抖动类指标的波形、示波器或逻辑分析仪截图
- 运行环境说明：操作系统、驱动版本、依赖版本、板卡与器件型号

3.2.5.3 Skill 与工作流（加分项）

置于 skill/ 目录，含 README.md 说明每一项的适用范围、使用方法、失效条件，以及已验证的复用结果（干净环境部署，或跨设备、跨场景迁移）。

3.2.5.4 设计报告

- 选题背景与创新点：解决什么实际问题，前人做过什么
- 系统架构与软硬件划分依据
- AI PC 端：模型选择理由、端侧运行带来的具体收益、被放弃的候选方案及原因
- FPGA/Zynq 端：硬件功能、实现方法，以及为何不能由转接板或纯软件替代
- 两端协同：通信协议、数据流、时间同步方案与异常处理策略
- 实测结果，数据须与 metrics/ 中的汇总表一致
- **失败分析**：哪些场景仍然做不好，原因是什么
- 复现说明：一份可供他人从零开始完整执行的操作步骤，含硬件搭建、环境部署、运行与结果比对

3.2.5.5 推荐目录结构

```
<project_name>/
├── README.md                  # 项目简介 + 复现步骤
├── docs/
│   ├── architecture.md        # 系统架构图与数据流图
│   ├── interface.md           # AI PC 与 FPGA/Zynq 的接口定义
│   └── hardware_setup.md      # 传感器、执行器、接线与供电说明
├── fpga/
│   ├── src/                   # RTL / HLS 源码或 Block Design 脚本
│   ├── build/                 # 构建脚本 + .bit / .xsa / .hwh
│   └── report/                # 综合与实现报告
├── host/
│   ├── model/                 # 模型文件或下载脚本 + MODEL.md
│   ├── app/                   # 上位机应用与通信层源码
│   └── deploy/                # 部署与启动脚本、依赖清单
├── metrics/
│   ├── metrics.csv            # 指标汇总表
│   ├── logs/                  # 原始日志
│   ├── scripts/               # 测试脚本
│   └── evidence/              # 波形 / 示波器 / 逻辑分析仪截图
├── skill/                     # 可复用 Skill 与工作流（加分项）
│   └── README.md
└── report/                    # 设计报告
```

上表为推荐结构，非强制。采用其他组织方式的队伍须在 README.md 中给出目录对照说明。

3.2.5.6 评测指标与权重

评测项	权重
具身智能系统完整度	20
AI PC 端侧 AI 能力	20
FPGA/Zynq 设计质量	25
AI PC 与 FPGA/Zynq 协同	20

工程完成度与创新	15
合计	100

同一项数据可以说明多个评分项，但只在其中一项计分。

具身智能系统完整度（20）。 看作品是否完成感知、决策、控制和执行闭环。单独的 AI Demo 或硬件控制 Demo 不计为完整闭环。评分参考任务闭环成功率、端到端响应延迟、人工干预次数，以及异常时能否进入安全状态。

AI PC 端侧 AI 能力（20）。 AI 模型应在 AI PC 本地运行，并实际参与感知、理解、规划或决策。可用 Accuracy、Macro-F1、mAP、mIoU、到达率或碰撞率等任务指标说明模型效果，同时报告单样本推理延迟、总感知延迟、持续吞吐率和离线运行能力。

FPGA/Zynq 设计质量（25）。 FPGA/Zynq 必须承担实际硬件功能，其作用可以是实时处理、并行计算、降低延迟、提高带宽、扩展接口或保证控制可靠性。评审会结合控制周期、P99 抖动、截止期未命中率、处理延迟或持续吞吐率、时序收敛状态与资源使用情况进行评分。

AI PC 与 FPGA/Zynq 协同（20）。 关注两端的通信、数据流、时间同步和控制闭环。简单连接两套设备不能视为协同。参考数据包括单向延迟或 RTT、持续有效吞吐率、丢包或错误率、指令超时率、多传感器同步误差，以及通信异常后的恢复或安全处理结果。

工程完成度与创新（15）。 综合考察可靠性、演示效果、文档质量、场景创新、用户体验和扩展能力。可靠性可用连续运行时间、异常和人工干预次数、故障恢复时间、功耗及单任务能耗说明，部署文档和复现实验结果也计入评分。可复用 Skill、部署脚本、调试工具或 Agentic Robotics 工作流属于加分内容，需通过干净环境部署或跨设备、跨场景复用说明其迁移能力。

3.2.6 赛程安排

除下列本赛道特有节点外，报名、作品设计、作品提交与决赛的时间节点均以大赛官方公布为准，见 http://www.fpgachina.cn/。

节点	时间	说明
中期申请报告提交	2026 年 10 月 9 日	提交项目 proposal 与中期进展，申请 AI PC 支持
评审结果发布	2026 年 10 月 13 日	评选出 10 个优秀项目，发放 Ryzen AI Max+ 395 / Ryzen AI 9 HX 370 机器

3.2.7 参考资源

AI PC 与 ROCm

- ROCm 安装说明：https://rocm.docs.amd.com/en/latest/install/rocm.html
- AMD 官方 Ryzen AI 技能包：https://github.com/amd/skills
- Lemonade SDK：https://github.com/lemonade-sdk/lemonade
- ROCm 兼容性矩阵（确认 SKU、操作系统与内核组合）：https://rocm.docs.amd.com/en/latest/compatibility/compatibility-matrix.html
- 在 Radeon 与 Ryzen 上使用 ROCm：https://rocm.docs.amd.com/projects/radeon-ryzen/en/latest/

- Ryzen AI Software 文档与安装指引：https://ryzenai.docs.amd.com/en/latest/
- Ryzen AI Software Linux 安装说明：https://ryzenai.docs.amd.com/en/latest/linux.html

FPGA / Zynq 平台

- 各板卡的规格与获取方式见第二节《竞赛技术平台》
- Kria KR260 产品页：https://www.amd.com/en/products/system-on-modules/kria/k26/kr260-robotics-starter-kit.html
- Kria KR260 用户指南 UG1092：https://docs.amd.com/r/en-US/ug1092-kr260-starter-kit
- Kria 加速应用文档：https://xilinx.github.io/kria-apps-docs/kr260-docs.html
- Kria Robotics AI 示例仓库：https://github.com/amd/Kria-RoboticsAI
- PYNQ 官方文档：https://pynq.readthedocs.io/en/latest/index.html
- Kria-PYNQ（在 Kria SOM 上安装 PYNQ）：https://github.com/Xilinx/Kria-PYNQ
- SEA 板卡厂商 Wiki：https://wiki.seeedstudio.com/Spartan-Edge-Accelerator-Board/

提交模板

本赛道不发布示范工程。提交物的格式与深度以 3.2.5 为准，其中推荐目录结构与指标汇总表表头可直接套用。

3.3 自主选题赛道（分初级组与高级组）

3.3.1 赛道简介

本赛道面向完整的 FPGA 作品，对器件、实现方式与应用领域均不作限定。参赛队伍自由选择题目，综合运用逻辑设计、状态机、时序约束、接口协议与软硬件协同等能力，完成一件可复现、可演示的作品。

3.3.1.1 组别划分

本赛道按队员学历分为初级组与高级组，两组独立排名、独立评奖。

组别	参赛资格	器件范围	考察侧重
初级组	大学一年级至三年级在读本科生	可使用 AMD 7 Series FPGA、Zynq-7000 SoC、UltraScale 或 UltraScale+系列器件。	逻辑设计、状态机、时序约束、接口协议等基本 FPGA 设计能力
高级组	大学四年级本科生及在读硕士生	可使用任意 AMD FPGA、Zynq Adaptive SoC 或 Versal Adaptive SoC 器件，不设逻辑资源限制。	在上述基础上进一步考察软硬件协同与器件整体性能的发挥

队伍中如同时含不同年级或学历的队员，按其中最高者归入高级组。报名后台有学生证与学历审核流程，违规报名将取消参赛资格。

两组的设计任务、提交内容与评测指标一致，仅在参赛资格、器件范围与考察侧重上有所区别。下文如无特别说明，各项要求对两组同时适用。

3.3.2 设计任务

参赛队伍自主选择应用方向与实现方式，完成一件完整的 FPGA 作品。

选题要求

- 应用方向不限。鼓励从 FPGA 之外的学科中寻找题目，也接受面向传统信号处理、通信、控制、图像与嵌入式系统的选题
- 鼓励综合考虑软硬件协同，充分发挥器件整体性能

实现方式

不作限定。RTL、Vitis HLS、AI Engine、PS 侧软件及其任意组合均可。作品的核心价值可以体现在硬件加速、系统集成、接口设计或应用创新中的任意一项或多项。

初级组推荐方向：PYNQ

初级组不限定实现方式，但推荐使用 PYNQ 框架完成作品：PS 侧用 Python 与 Jupyter Notebook 组织算法与数据流，PL 侧以 HLS 或 RTL 实现计算核心并封装为 Overlay，可以把精力集中在软硬件划分与硬件设计本身，而不必先跨过嵌入式软件栈的门槛。

在此基础上，**若能提炼出通用性较高的 PYNQ Skill，将在评分中加分**。这里的通用性指该 Skill 不与本队题目绑定，换一个题目、换一块板卡仍然可用，例如：

- 通用的 Overlay 加载与校验流程、寄存器映射与 `register_map` 使用范式
- 可复用的 DMA 搬运与缓存一致性处理封装，含常见出错情形的定位方法

- 从接口契约自动生成主机侧调用代码或测试骨架的脚本
- 黄金参考比对、性能与资源数据自动采集并生成报告的工具

Skill 的提交方式与评价标准见 3.3.5.2。从本队作品的开发过程中沉淀即可，但须写清它在本队题目之外还能用在哪类场景。高级组同样可以提交 PYNQ Skill，评价标准一致。

考察重点

作品的完整性与工程水平：功能是否正确、设计是否经过实测验证、性能与资源数据是否真实完整、他人能否复现。在此基础上，选题的创新性与应用价值占最高权重。

3.3.3 设计与优化要求

3.3.3.1 工具限制

- 工具版本：Vivado / Vitis 2026.1（推荐）或 2025.2。如使用其他版本需在报告中说明并保证脚本可复现
- 允许使用任意公开大模型、微调后的本地模型，以及基于大模型构建的智能体应用。**须提交体现大模型协作过程的交互记录**，含提示词、模型回答与自我纠错轨迹
- **须将协作过程中沉淀的可复用经验提炼为技能包（Skill）**，随作品一并提交，见 3.3.5.2

3.3.3.2 板卡与器件限制

- **初级组**：可使用 AMD 7 Series FPGA、Zynq-7000 SoC、UltraScale 或 UltraScale+系列器件。
- **高级组**：可使用任意 AMD FPGA、Zynq Adaptive SoC 或 Versal Adaptive SoC 器件，不设逻辑资源限制。

两组均须在提交物中声明具体型号，并应选择自身可实际获取并完成板级验证的器件。

作品须在板上跑通并提供实测输出。

3.3.3.3 开源要求

所有提交作品强烈要求在 GitHub 或 Gitee 上开源，采用允许再分发的开源协议，推荐 MIT 或 Apache-2.0。

3.3.4 优化目标

- 在目标器件上取得可测量的性能表现，并给出与基线的对比
- 合理使用片上资源，避免以显著的资源代价换取有限的性能收益
- 保证工程可由他人从零复现
- 将设计过程中的判断依据写进报告，而不只是呈现结果
- 将与大模型协作中获得的经验提炼为他人可复用的技能包

3.3.5 提交内容

3.3.5.1 工程包

- 完整的工程文件与源码（RTL、HLS、PS 侧软件等，按实际采用的实现方式提交）
- 仿真或验证结果，说明功能正确性是如何确认的
- 综合与实现报告，含资源占用、时钟频率与关键性能指标
- 上板工程、运行脚本、实测输出与参考结果的比对数据
- 可复现的构建脚本

3.3.5.2 技能包

置于 `skill/` 目录，含 `README.md` 说明每一项的适用范围、使用方法与失效条件。技能包是把与大模型协作过程中沉淀下来的经验显式提炼出来，供他人直接复用，可以是以下任意一种或多种：

- **提示词工作流**：一组经过验证、能稳定完成某类任务的提示词模板及使用说明，例如从算法描述推导软硬件划分、根据综合报告定位瓶颈
- **案例模板**：可被下一个题目直接套用的工程骨架、脚本模板、报告模板
- **校验脚本**：自动比对黄金参考、检查资源与时序、验证工程可复现性的脚本
- **踩坑清单**：结构化整理的常见错误与定位方法，含触发条件与排查步骤

评价标准是可复用性：一支陌生队伍拿到该目录，能否直接用在自己的题目上。每一项须写明适用场景、使用方法与已验证的效果，并说明是从哪些失败或观察中总结得出。

通用 PYNQ Skill 单独加分。 若提交的 Skill 面向 PYNQ 框架且不与本队题目绑定（换题目、换板卡仍可用），在本赛道评分中另行加分，见 3.3.2。

3.3.5.3 设计报告

- 选题背景与创新点：为什么选这个题目，它解决了什么实际问题，前人做过什么
- 设计原理与功能框图
- 软硬件划分依据与接口设计
- 优化过程，含优化前后的性能与资源对比表
- **大模型协作记录**：提示词、模型回答、自我纠错轨迹、智能体工作流设计（如有）
- **技能包的提炼过程**：从哪些失败或观察中总结、如何验证有效、边界如何确定
- 复现说明：一份可供他人从零开始完整执行的操作步骤

3.3.5.4 推荐目录结构

仓库内所有目录名与文件名须使用纯英文（小写字母、数字、下划线或连字符），不得出现中文、空格或特殊字符，以保证跨平台复现与脚本自动化。中文只出现在文件的正文内容中。

```
<project_name>/
├── README.md                  # 项目简介 + 复现步骤
├── src/                       # 设计源码（RTL / HLS / PS 侧软件）
├── sim/                       # 仿真或验证脚本与结果
```

```
├── build/                    # 可复现的构建脚本 + 综合与实现报告
├── board/                    # 上板工程、运行脚本与实测输出
├── data/                     # 测试数据与参考结果
├── skill/                    # 技能包
│   └── README.md
└── report/                   # 设计报告 + 大模型协作记录
```

上表为推荐结构，非强制。采用其他组织方式的队伍须在 README.md 中给出目录对照说明。

3.3.5.5 评测指标与权重

评测项	权重
创新性与应用价值	30
性能与资源优化效果	20
功能正确性与设计完整性	20
大模型协作与技能包	15
文档质量与可复现性	15
合计	100

两组采用同一套评测项与权重，但分组独立排名、独立评奖，评分时结合各自组别的考察侧重把握尺度。各项均含评委评定成分；功能正确性与可复现性两项以提交物核查与实测数据为主要依据。

3.3.6 赛程安排

本赛道不单独设定赛程。报名、作品设计、作品提交与决赛的时间节点均以大赛官方公布为准，见 http://www.fpgachina.cn/。

3.3.7 参考资源

官方文档

- Vivado 综合用户指南 UG901
- Vivado 实现用户指南 UG904
- Vitis HLS 用户指南 UG1399
- UltraFast 设计方法学指南 UG949

学习资源

- AMD 官方高层次综合工具项目学习案例：https://xilinx.github.io/xup_high_level_synthesis_design_flow/
- Vitis Libraries：https://github.com/Xilinx/Vitis_Libraries
- PYNQ 官方文档：https://pynq.readthedocs.io/en/latest/index.html

四、开发板获取途径

4.1 FPGA 板卡

各赛道对板卡与器件不作统一指定，队伍可使用自身可实际获取的 AMD 器件，并在提交物中声明具体型号。在此基础上，赛事方另提供有限数量的借用与远程资源：报名结束后开放 PYNQ-Z2 与 KV260 的远程板卡使用；具身智能赛道的 KR260、PYNQ-Z2 与 SEA 板卡，AMD 将根据参赛方案提供借用支持，申请方式另行公告。

4.2 Ryzen AI PC 支持申请（具身智能赛道）

具身智能赛道的上位机型号不限，队伍可使用自备的任意 AMD AI PC。在此基础上，赛事方提供有限数量的 Ryzen AI Max+ 395 / Ryzen AI 9 HX 370 整机借用支持，经中期申请报告评审后发放。

节点	时间	说明
中期申请报告提交	2026 年 10 月 9 日	队伍提交项目 proposal 与中期进展
评审与结果发布	2026 年 10 月 13 日	评选出 10 个优秀项目
机器发放	2026 年 10 月 13 日起	为入选的 10 个项目提供 Ryzen AI Max+ 395 或 Ryzen AI 9 HX 370 机器支持

未获得机器支持的队伍可使用自备的任意 AMD AI PC 参赛，不影响评分。

4.3 GPU 云资源（RTL/HLS 本地智能体设计赛道）

验证窗口开放 AMD Radeon PRO W7900 单卡云资源，供队伍在 ROCm 上验证方案可运行。云资源经 AMD 中国开发者平台申请，见 https://developer.amd.com.cn/login?source=91kadjjnI，具体实施细则和配额另行公告。已自行具备 ROCm 环境的队伍可不使用赛事方云资源，但仍须提交可在赛事方环境中重建的容器与脚本。

五、技术支持与技术资源

为帮助参赛同学解决竞赛过程中遇到的各类问题，我们提供多种技术支持渠道。推荐优先在 AMD FPGA 中文技术论坛寻求专业解答。各个赛道的的评分细则将在报名期间陆续发布。

常见问题 FAQ

报名指南、赛道选择等常见问题，将在 2026 年 AMD FPGA 竞赛 FAQ 云文档中持续更新维护。地址待公布。

培训与交流

- 交流 QQ 群：**1087309750**
- 赛道交流群与示范材料发布渠道：以大赛官方公告为准，见 http://www.fpgachina.cn/

技术问题咨询:

AMD **赛灵思中文社区论坛**：面向广大 FPGA 开发者的专业技术交流平台，历史讨论中包含大量问题解答：
https://adaptivesupport.amd.com/s/topic/0TO2E000000YOAVWA4/%E8%B5%9B%E7%81%B5%E6%80%9D%E4%B8%AD%E6%96%87%E7%A4%BE%E5%8C%BA%E8%AE%BA%E5%9D%9B?language=en_US

AMD AI 开发者问题 Github 反馈渠道：

https://github.com/AMD-DEVELOPERS/AI-issues/tree/main

AMD AI 开发者问题邮箱反馈渠道：

member-service@mail.developer.amd.com.cn

AMD 赛道竞赛问题咨询

邮箱联系： fpgacamp.cn@outlook.com

六、其它

所有进入决赛的自主选题队伍需要按照 AMD 提供的 PPT 模板提供一页英文 PPT 海报作为作品简介，将不包含队伍信息的海报用 A4 纸彩色打印并带到决赛现场。PPT 模板将作为附件提供。

各赛道的评分公式、判定阈值与提交条件以其各自的《评分细则》为准；报名、作品设计、作品提交与决赛的时间节点均以大赛官方公布为准，见 http://www.fpgachina.cn/。